⑲ 日本国特許庁(JP)

① 特許出題公開

⑩ 公 開 特 許 公 報 (A)

昭63 - 186338

௵Int.Cl.⁴

識別記号

广内整理番号

⑩公開 昭和63年(1988)8月1日

G 06 F 11/10 H 03 M 13/00 3 3 0

G-7368-5B 6832-5J

審査請求 未請求 発明の数 3 (全10頁)

砂発明の名称

誤り訂正回路

②特 願 昭62-19301

②出 願 昭62(1987)1月28日

位発 明 者

革 滿 康 治

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

郊代 理 人 弁理士 桑井 清一

明細書

1. 発明の名称 誤り訂正回路

2. 特許請求の範囲

(1)各々が並列ガロア体乗算回路と並列ガロア体加算回路と複数のレジスタとを含む複数のガロア体演算ユニットをバスにより直列に接続し、リード・ソロモン符号を含むBCH符号の生成と複合とを行うことを特徴とする誤り訂正回路。

(2)上記ガロア体演算ユニットは検査シンボル 数と同数である特許請求の範囲第1項記載の誤り 訂正回路。

(3)各々が並列ガロア体乗算回路と並列ガロア 休加算回路と複数のレジスタとを含む複数のガロ ア体演算ユニットをバスにより直列に接続し、上 記複数のガロア体演算ユニットを接続するバスと は別個に上記複数のガロア体演算ユニットに共通 に接続されたバスをさらに有することを特徴とす る誤り訂正回路。 (44) 各々が並列ガロア体集算回路と並列ガロア体集算回路と複数のガロンジスとなり変数を含む複数のレンスによりを直接に対してなり、スキーのでは、スキーので

3. 発明の詳細な説明

[産業上の利用分野]

本発明は誤り訂正回路に係り、特に多シンボル の誤りを訂正する誤り訂正回路に関する。

[従来の技術]

従来、この種の誤り訂正回路として種々の構成 が提案されており、その内の3つの構成をまず説 明する。

第1の様成例は汎用のマイクロプロセッサを含むマイクロプロセッサシステムで実現する例であり、誤り訂正の過程におけるガロア体の演算等を 所定のプログラムに基づき実行するものである。

これに対して、第8図に示されている構成例は 1組のガロア体乗算回路とガロア体加算回路とを 含む専用のハードウエアの例であり、第8図中、 20は乗算回路、22はメモリ、23はマイクロ プログラム制御ユニット、30は単位遅延素子、 35は加算回路、38はシンドロームジェネレー タをそれぞれ示している。

高速伝送系にも適用できるものの、回路規模が大きくなり、実用化、特に集積回路化が難しいという問題点があった。

本発明は上記各従来例の問題点に鑑み、処理速度が高く、しかも回路規模の小さな誤り訂正回路 を提供することを目的にしている。

[問題点を解決するための手段]

本願第1発明に係る誤り訂正回路は各々が並列 ガロア体乗算回路と並列ガロア体加算回路と複数 のレジスタとを含む複数のガロア体演算ユニット をバスにより直列に接続して構成し、リード・ソ ロモン符号を含むBCH符号の生成と複合とを行 うことを要旨としている。

上記第1発明に牽連する第2発明の誤り訂正回路は、各々が並列ガロア体乗算回路と並列ガロア体和算回路と複数のレジスタとを含む複数のガロア体演算ユニットを接続するパスとは別個に上記複数のガロア体演算ユニット

[発明が解決しようとする問題点]

上記従来の各構成にあっては以下に記す問題点 をそれぞれ含んでいる。

すなわち、誤り訂正をマイクロプロセッサシステムで実現した場合には、誤り訂正の過程でガロア体の乗算等の演算を実行しなければならず、かかるガロア体の乗算等を汎用のマイクロプロセッサで実行しようとすると長時間を必要とし、一般に専用のハードウエアに比べ約10倍の時間を要するという問題点があった。

一方、第8図に示した1組のガロア体乗算回路とガロア体加算回路とを含む専用ハードウエアによる構成は上記マイクロブロセッサシステムを使用した構成に比べて処理速度は向上するものの、それでもディジタル・ビデオ伝送系等の高速伝送には処理速度が低く、上記例示した高速伝送系には使用できないという問題点がある。

これに対して、第9図に示したシストリックアレイにより実現した例は処理速度が十分に高く、

に共通に接続されたパスをさらに有することを要 旨としている。

上記構成の本願第1、第2および第3発明は誤り訂正の各ステップにおいて共通のハードウエアを使用して誤りの訂正を実行することができる。

[実施例]

次に、本発明の実施例を図面に基づき説明する。 第1図は本発明の一実施例の全体構成を示すで ロック図であり、1はユニットを示しており、 復数のユニット1は直列接続パス2により直列に接続されている。また、全ての共通データバス3に接続されており、 この共通デバス3にはコントロールパス4と「〇」検出に 号級6とを介しても各ユニット1に接続されている。

上記各ユニット 1 は第 2 図に詳示されているように乗算回路 7 と、加算回路 8 と、マルチブレクサ 9、10、15、16と、トライステートゲート11、17、18と、制御レジスタ12と、レジスタファイル13と、「0」検出回路 1 4 とを有しており、上記直列接続パス 2 はマルチプレクサ 9 の入力に、 「0」 信号検出線 6 は「0」検出回路 1 4 の出力にそれぞれ接続されている。

これに対して、上記コントローラ5は第3図に

すなわち、

ステップ(1): シンドロームの演算、

ステップ (2): 誤り位置多項式の導出 (誤り数の判断)、

ステップ(3):誤り位置の導出、

ステップ(4): 誤りパターンの演算、

ステップ (5): 誤り訂正。

以下上記各ステップを順を追って説明する。

ステップ(1):シンドロームの演算

一般にt重誤り訂正BHC符号の検査行列Hは

(1) 式で与えられる。

(以下、 余白)

次に、誤り訂正の方式について説明する。一般に、多シンボルの訂正をおこなうBCH符号(リード・ソロモン符号)の復号に関しては各種の方法が提案されている。例えば、ビータソンの方法、バーレンカップ・マッシーの方法、古質の方法、ユークリッドの互除法等である。本実施例ではユークリッドの互除法を採用しており、このユークリッドの互除法により効率よく復号し、誤りを訂正するための方式は以下のステップ(1)乃至(5)を順次実行する。

.....(1)式

すなわち、符号語 a に対して a = (a o , a , , ・

·・, an-1)とし、

a H ^T = 0 ・・・・・・(2)式 符号語 a に誤り e が加わり、受信語 y = (a + e) が復号器に入力され、シンドローム $S=(S_B,S_1, \cdot \cdot \cdot , S_{2,-1})$ は(3)式に従い求められる。

 $S = y H^{T}$

故に、

S j =
$$\sum_{t=0}^{n-1} \alpha^{1(n-1-i)} \cdot y_i$$
 (j = 0 ~ 2 t)
 $\cdot \cdot \cdot \cdot \cdot$ (3式)
 (y = (y₀, y₁, · · · , y₂₍₁₋₁₎)

ステップ2: 誤り位置多項式の導出

誤り位置多項式は(4)式により定義される。

$$σ(Z) = \prod_{i \in E} (Z - α^i) = \sum_{j \in O} σ j Z^j$$
 (4) 式

ただしEを誤り位置の集合とする。

(4)式からも分かるように、誤り位置多項式を 求めると、次数により誤りの数がわかり、根によ り誤りの位置がわかる。

このσ(2)を求める方法としてユークリッド

第4図に於て、[]は除算の商を表しており、 δはU,(z)の最大次数の係数を表している。 ステップ3: 誤り位置の検出

ステップ4: 誤りパターンの演算

ユークリッドの互除アルゴリズムにより導かれた誤り位置多項式 σ (Z) 、 誤り数値多項式 π (Z) およびチェンのアルゴリズムから得られるi により誤り位置i での誤り数値 l i を求める。

(4) 式を形式微分すると

$$\sigma$$
, $(Z) = \sum_{\substack{i \in E \ i \in E \ j \neq i}} (Z - \alpha^{i})$. . . (7) \vec{x}

(7)式に誤り位置α¹を代入すると、

$$\sigma'$$
 $\langle \alpha^i \rangle = \prod_{\substack{i \in E \\ j \neq i}} (\alpha^i - \alpha^j) \cdot \cdot \cdot (8)$ 式

の互除法がある。

一般に次式が成立する。

$$\sigma$$
 (Z) S (Z) + ϕ (Z) $Z^{2l} = \eta$ (Z)

・・・・(5)式

ただし、 η (Z) は誤り数値多項式で、(6) 式に示される。

$$\eta$$
 (Z) = $\sum_{i \in E} 1 \prod_{\substack{j \in E \\ j \neq i}} (Z - \alpha^{j})$

・・・(6)式

また、S(Z)はシンドローム多項式であり、次式で表される。

$$S(Z) = -\sum_{j=0}^{2e-1} S_j \cdot Z_j$$

また、ø(2)は

$$\phi$$
 (Z) = $\sum_{e \in E} 1 i \alpha i^{-2i} \Pi (Z - \alpha^{i})$

(5)式にこのままでS(2)を与えても解は求まらない。しかしながら、誤り個数 e が t 以下のときには各誤りパターンは 1 つの異なるシンドローム多項式を持つから、S(2)を与えて n(2)と σ(2)とを一意に求めることができる。

第4図にユークリッドの互除アルゴリズムにより(5)式の解を求めるフローチャート図を示す。

一方、(6)式にα 'を代入すると、

$$\eta (\alpha^i) = \lim_{\substack{i \in E \\ j \neq i}} (\alpha^i - \alpha^j) \cdot \cdot \cdot (9)$$
 式

(8) 式と(9) 式とに基づき、

 $li = \eta$ (α) ℓ (α) ℓ (α) ℓ (α) ℓ (α) 式 となり、誤りパターンが求められる。

ステップ5: 誤り訂正

y=a+e より a=y-eとなり、誤りの 訂正がなされる。

次に、上記誤り訂正方式にしたがった一実施例の作用を説明する。今、メモリ22に受信語が入力されているとする。各ユニット1のレジスタファイル13の1つのレジスタに α^a , ・・・・・、 α^{n-1} をそれぞれ供給し、次に、シンドロームの保持される別のレジスタに「〇」を入力し、順次メモリ22から受信語をコントローラ内部バス28、データバッファ29を介して共通データバス3に

出力する。・・・・

一方、各ユニットの内部ではマルチプレクサ9が共通データバス3側に、マルチプレクサ15が加算器8の出力側に、マルチプレクサ10がレジスタの出力側にそれぞれ設定され、共通バスからのデータXiに対して、

 $Y i = Y_{i-1} \alpha^{i} + X i$

の演算を繰り返す。

ただし、 Y i は i 回目のレジスタの内容である。 ここで、 Y a-1 は

$$Y_{n-1} = Y_{n-2} \alpha^{j} X_{n-1}$$

= $(Y_{n-3} \alpha^{j} + X_{n-2}) \alpha^{j} + X_{n-1} =$
= · · ·

$$=\sum_{i=0}^{n-\ell}\alpha^{-i+(n-1-i)}X i$$

となり、各ユニットのレジスタに (3) 式で示し たシンドロームが生成される。

次に、第4図で示したユークリッドのアルゴリ ズムにより誤り位置多項式(式〈4〉)、誤り数

ータバス上のデータとレジスタ12内の係数とを 乗算し、直列接铣パスからマルチプレクサ9を介 して入力された前段シフトレジスタの内容を加算 し、マルチブレクサ15を介してレジスタに入力 される。このレジスタが第5図、第6図における 遅延案子に相当する。 出力されたデータは共通デ ータバスを介していずれかのユニットのレジスタ に格納される。除算の場合、出力の逆数の計算は コントローラ5内のメモリ22の逆数テーブルに よりなされ、再度、その逆数を共通データバスに 出力することによりなされる。一方、乗算の場合、 入力するデータは該当するレジスタから共通デー タバス3に出力され、コントローラ5内のデータ バッファ29にラッチされた後に再度、共通バス に出力されて各ユニットに入力される。除算の場 合には、出力データの逆数を計算する際に、該当 するレジスタから共通データバス3に出力された 後に初めのユニットにフィードバックされる。

各ユニットのレジスタ出力には「O」検出回路 13が設けられており、この出力はマイクロブロ 値多項式(式(6))を求める。この演算の中心となるのが多項式同士の除算、乗算、加算である。除算回路を第5図に示す。第5図に於て30は単位遅延案子、31は加算回路、32は係数乗算器をぞれぞれ示している。第5図に示された回路はb8+b1x+・・・・+b1x1を被除数多項式とする除算回路であり、a8+a1x+・・・・+a2を除数多項式とした場合、a1から順に入力すれば商の値は出力端子に現れ、剰余は最後にシフトレジスタに残される。

これに対して乗算回路は第6図に示されているように単位遅延素子30と、加算回路31と、係数乗算器32とを有しており、第6図に示された回路は ba+b,x+・・・+bax*を乗数多項式とし、 aa+a,x+・・・・+aax*を乗数多項式とした場合、 aaから順に入力すれば積の値は出力端子に現れる。それで、1組の加算器と遅延業子と係数器とを1ユニットに割り当てれば上記計算を実行することができる。

マルチブレクサ10を介して入力された共通デ

グラム制御ユニット23に入力され、コントロー ラ5が各多項式の次数を知ることができるように なっている。すなわち、第4図における、

degR(Z)≦t-1 の判断もこの方法による。加算、および

 σ (Z) \leftarrow U, (Z) $/\delta$

 η (Z) \leftarrow R (Z) $/\delta$

は各ユニット内の加算または乗算(逆数を導いた 後)により実行する。以上の方法によりσ(Z) およびη(Z)を求めることができる。

次に、チェンのアルゴリズムの実行について説明する。チェンのアルゴリズムは第7図に示された回路は単位遅延素子33と、係数乗算器34と、加算回路35と、「0」検出回路36と、「0」検出出力ノード37とを有しており、σ(2)の係数を初期値として各係数に順次α®、α¹、・・・、α□-1を掛け、全ての積を加算してその結果が「0」であった場合、その繰り返し回数が誤り位置となる

ユニット 1でごれを実現するには2つのレジス タからσ (Z) の係数と α в、 α ι、・・・・・、 α " ` ' を出力し、乗算を実行し、マルチプレクサ9 を直列接続バスに制御し、この結果を順次加算回 路に供給して行けば計算結果が得られる。ユニッ トの数はも重誤り訂正の場合、2t個になるが、 σ (2) は t 次以下になるので、その最高次の次 に接続されるユニットのレジスタにつながる「〇」、 し、これを乗算し、レジスタファイル I3の出力 検出回路13により結果が「0」になったことを 確認する。繰り返し回数はコントローラ5内のカ ウンタ27によりカウントされ、 結果が「0」に なるとこの内容はメモリ22に転送される。 以上 により、最終的に目盛り22に誤り位置が全て格 钠される。

次に、誤りパターンの計算を行う。(10)式 の分子η (α¹) はシンドロームと同様に

 $Y_{i+1} = \eta i + \alpha^i \cdot Y i$

 $(\eta(Z) = \sum_{i \in J} \eta_i \cdot Z_i \geq j \leq j$

繰り返し演算可能である。

ことができる。

以下、式(10)の演算はコントローラ5の内 部で行われ、誤り訂正の実施もコントローラ5の 内部で実行される。

[発明の効果]

以上説明してきたように、本発明では各々が加 算器と乗算器とを含むユニットで並列処理を行う ので、1組の加算器と乗算器としか持たないシス テムより数倍から数十倍の高速処理が可能になっ

また、シストリックアレイのように各ステップ 毎にハードウエアを用意する方式に比べると、本 発明では各ステップで共通のハードウエアを使用 するので、回路の規模を縮小させることができる。 具体的には各ユニットを1000ゲートで実現で きるので、CMOSを使用して1ゲートを4トラ ンジスタで構成しても集積回路化が十分に可能で さらに、も重誤りの訂正に対しても2も 個のユニットを準備すればよく、 拡張性において

η(Ζ)は第1図に於て、左側のユニットのレ ジスタから低次の係数が格納されているので、ト ライステートゲート17を高インピーダンスにし ておき、ここからデータを入力してマルチプレク サ10を介して乗算回路7に入力する。 もう一方 の入力はコントローラ5のメモリ22から転送さ れた誤り位置が格納されたレジスタの内容を入力 からマルチプレクサgを介してヵiを出力し、加 算回路8から出力し、この結果をトライステート 18から直列接続バスに出力される。以上のステ ップによりη (α¹) を求めることができる。

次に、分母の演算であるが、ある誤り位置に対 して残りの誤り位置との和の積となるから、コン トローラ5からまず順次誤り位置を出力順に各ユ ニットのあるレジスタに格納する。次に、再度コ ントローラ5から順次誤り位置を出力し、各ユニ ット内にある誤り位置と加算して同一ユニット内 の別のレジスタに格納する。次に、各々の和を直 列接続バスを介して乗算すれば上記分母を求める

も利点がある。

4. 図面の簡単な説明

第1図は一実施例の構成を示すプロック図、 第2図はユニットの構成を示すプロック図、

第3図はコントローラの構成を示すプロック図、 第4図はユークリッドの互除アルゴリズムを示 すフローチャート図、

第5図はGF(2")の多項式の除算回路のプロ ック図、

第6図はGF(2")の多項式の乗算回路を示す プロック図、

第7図はチェンのアルゴリズムの実行回路を示 すプロック図、

第8図は従来の誤り訂正回路を示すアロック図、 第9図は従来の他の誤り訂正回路を示すアロッ ク図である。

1・・・・・・ユニット、

2・・・・・・ 直列接続バス、

特開昭63-186338(ア)

3	•	•	•	•	•	• '	•	<u></u> 	デ	_	9	N ;	λ.

4・・・・・・セコントロールバス、

5・・・・・・コントローラ、

6 · · · · · · 「0」検出出力、

7・・・・・・乗算回路、

8・・・・・・加算回路、

9、10・・・マルチプレクサ、

11, 17, 18

・・・・トライステートゲート、

12・・・・・制御レジスタ、

13・・・・・レジスタファイル、

14・・・・・・「0」検出回路、

15、16・・・マルチプレクサ、

19・・・・・レジスタ、

20・・・・・乗算回路、

21.....マルチプレクサ、

22・・・・・メモリ、

23・・・・・マイクロプログラム制御

ユニット、

24・・・・・マルチブレクサ、

25 · · · · · ALU.

26・・・・・レジスタファイル、

27・・・・・カウンタ、

· 28・・・・・コントローラデータバス、

29・・・・・データバッファ、

30、33・・・単位遅延素子、

31・・・・・加算回路、

32、34・・・係数乗算器、

35・・・・・加算回路、

36 「0」検出回路、

37・・・・・「0」検出出力、

38....シンドロームジェネレータ、

39・・・・・誤り位置多項式計算回路、

40・・・・・誤り位置計算回路、

(チェンのアルゴリズム


実行回路)、

41・・・・・想りパターン計算回路、


42・・・・・誤り修正回路、

43 · · · · 制御出力。

第 1 図



第2図



第3図

